# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-003965

(43)Date of publication of application: 07.01.2000

(51)Int.CI.

H01L 21/8234 H01L 27/088 H01L 27/108

H01L 21/8242

(21)Application number: 10-167160

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

15.06.1998


(72)Inventor: KAWAI KENJI

YONEKURA KAZUMASA

# (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PROBLEM TO BE SOLVED: To reduce damages imparted to (57) Abstract: a substrate in a simple process, by a method wherein a second gate oxide film has a film thickness different from a first gate oxide film, and an oxidation velocity regulate is added to only the range of a depth of a specified value or less from a main surface of a semiconductor substrate in a first region.

SOLUTION: A conductive layer 7 is patterned by etching to form a gate electrode layer 7. By use of a gate electrode layer 7, a field oxide film 2 or the like as a mask, impurities are ion-injected, whereby source/drain regions 8a, 8b are formed on a surface of a silicon substrate 1. Thus, MOS transistors 10a having a thick gate oxide film 6a and MOS transistors 10b having a thin gate oxide film 6b are completed. An oxidation accelerating matter 5 such as halogen, etc., is added on a surface of the silicon substrate 1 just under the relatively thick gate oxide film 6a. This oxidation accelerating matter 5 distributes only in the range of a depth of 2 nm or less from a surface of the silicon substrate 1.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

\*Searching PAJ

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開2000-3965


(P2000-3965A)

		(43)公開日 平成12年1月7日(2000.1.7)
(51) Int.Cl.' H 0 1 L 21/8234 27/088 27/108 21/8242	識別記号	FI H01L 27/08 102C 5F048 27/10 681F 5F083
	2	審査請求 未請求 請求項の数16 OL (全 20 頁)
(21)出願證号	特顯平10-167160	(71)出顕人 000006013 三菱電機株式会社 東京都千代田区丸の内二丁目2番3号
(22) 出廣日	平成10年6月15日(1998.6.15)	(72)発明者 川井 健治 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(72)発明者 米倉 和賢 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(74)代理人 100064746
		最終頁に統

## (54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】 【課題】 簡略な工程で基板に与えるダメージを少なく できる、デュアルゲートオキサイドを有する半導体装置 およびその製造方法を提供する。

【解決手段】 シリコン基板1の表面上には比較的厚い ゲート酸化膜 6 a と比較的薄いゲート酸化膜 6 b とが形 成されている。比較的厚いゲート酸化膜6 a 直下の領域 には、シリコン基板1の主表面から2 n m以下の深さの 範囲内にのみハロゲン5が添加されている。



1

【請求項1】 異なる膜厚のゲート酸化膜を有する半導 【特許請求の範囲】

主表面に第1および第2の領域を有する半導体基板と、 体装置であって、 前記第1の領域において前記半導体基板の主表面に接し て形成された第1のゲート酸化膜と、

前記第2の領域において前記半導体基板の主表面に接し て形成され、かつ前記第1のゲート酸化膜と異なる膜厚 を有する第2のゲート酸化膜と、

前記第1の領域の前記半導体基板の主表面から2 nm以 下の深さの範囲内にのみ添加された酸化速度調整物とを 備えた、半導体装置。

【請求項2】 前記酸化速度調整物は酸化促進物であ り、前記第1のゲート酸化膜は前記第2のゲート酸化膜 よりも厚い、請求項1に記載の半導体装置。

【請求項3】 前記酸化促進物はハロゲンである、請求 項2に記載の半導体装置。

【請求項4】 前記酸化速度調整物は酸化抑制物であ り、前記第1のゲート酸化膜は前記第2のゲート酸化膜 よりも薄い、請求項1に記載の半導体装置。

【請求項5】 前記酸化抑制物は窒素である、請求項4 に記載の半導体装置。

【請求項6】 半導体基板の主表面の第1 および第2の 領域上において異なる膜厚のゲート酸化膜を有する半導 体装置の製造方法であって、

前記半導体基板の主表面の前記第1の領域を、酸化速度 調整物を含むガスのブラズマに晒して前記酸化速度調整 物を前記半導体基板の主表面の前記第1の領域に添加す

前記半導体基板の主表面の前記第1および第2の領域を 同時に酸化することで、前記第1の領域上には第1のゲ 一ト酸化膜を形成し、前記酸化速度調整物が添加されて いない前記第2の領域上には前記第1のゲート酸化膜と 異なる膜厚の第2のゲート酸化膜を形成する工程とを備

えた、半導体装置の製造方法。 【請求項7】 前記酸化速度調整物は酸化促進物であ り、前記第1のゲート酸化膜は前記第2のゲート酸化膜 よりも厚く形成される、請求項6に記載の半導体装置の

【請求項8】 前記酸化促進物はハロゲンである、請求 40 製造方法。 項7に記載の半導体装置の製造方法。

【請求項9】 前記酸化速度調整物を含むガスは、NF , SF, F, HF, C1F, C1, HC1, BC1、およびHBrよりなる群より選ばれる1種以上 を含むガスである、請求項8に記載の半導体装置の製造 方法。

【請求項10】 前記酸化速度調整物は酸化抑制物であ り、前記第1のゲート酸化膜は前記第2のゲート酸化膜 よりも薄く形成される、請求項6に記載の半導体装置の 製造方法。

【請求項11】 前記酸化抑制物は窒素である、請求項 10 に記載の半導体装置の製造方法。

【請求項12】 前記酸化速度調整物を含むガスは、ハ 1、N. OおよびNO、よりなる群より選ばれる1種以 上を含むガスである、請求項11に記載の半導体装置の 製造方法。

【請求項13】 前記第1および第2のゲート酸化膜上 に導電層と被覆層とを順に積層して形成する工程と、 前記導電層と前記被覆層とを選択的に除去してパターニ

パターニングされた前記導電層と前記被復層とをマスク ングする工程と、 として前記導電層および前記被覆層が除去された領域に 素子分離構造を形成する工程と、

パターニングされた前記導電層をさらにパターニングす ることでゲート電極層を形成する工程とをさらに備え た、請求項6に記載の半導体装置の製造方法。

【請求項14】 前記素子分離構造を形成する工程は、 パターニングされた前記導電層と前記被覆層とをマスク として熱酸化処理を施すことで前記半導体基板の主表面 20 にフィールド酸化膜を形成する工程を有する、請求項1 3に記載の半導体装置の製造方法。

【請求項15】 前記素子分離構造を形成する工程は、 パターニングされた前記導電層と前記被覆層とをマスク として前記半導体基板の主表面にエッチングを施すこと で前記半導体基板の主表面に溝を形成する工程と、

前記溝内を埋込層で埋込んでトレンチ分離構造を形成す る工程とを有する、請求項13に記載の半導体装置の製 造方法。

【請求項16】 前記第1および第2のゲート酸化膜上 に第1の導電層と絶縁層と被復層とを順に積層して形成

前記第1の導電層と前記絶縁層と前記被覆層とを前記第 1および第2のゲート酸化膜の各上に残るように選択的 に除去してパターニングする工程と、

パターニングされた前配第1の導電層と前記絶縁層と前 記被獲層とをマスクとして前記半導体基板の主表面にエ ッチングを施すことで前記半導体基板の主表面に溝を形

前記溝内を埋込み、かつ上面が前記第1の導電層の上面 成する工程と、 より上に位置する埋込層を形成する工程と、

前記被復層をすべて除去して前記絶縁層を露出させる工

前記第1および第2のゲート酸化膜のいずれか一方のゲ 程と、 ート酸化膜上の前記絶縁層と、前記一方のゲート酸化膜 上の前記絶縁層に隣接する前記埋込層の部分とに等方性 エッチングを施して前記一方のゲート酸化膜上の絶縁層 を除去して前記一方のゲート酸化膜上の前記導電層を露 出させるとともに前記埋込層になだらかな側壁を形成す

50 前記一方のゲート酸化膜上では前記第1の導電層と接す

2

るように、かつ他方のゲート酸化膜上では前記絶縁層と 接するように第2の導電層を形成する工程と、

前記第1および第2の導電層をパターニングすることに より前記一方のゲート酸化膜上では前記第1 および第2 の導電層よりなる第1のゲート電極層を形成するととも に、前記他方のゲート酸化膜上では前記第1の導電層よ りなる第2のゲート電極層を形成する工程とをさらに備 えた、請求項6に記載の半導体装置の製造方法。

### 【発明の詳細な説明】

【発明の属する技術分野】本発明は、半導体装置および [0001] その製造方法に関し、より特定的には、1つのデバイス 中に膜厚の異なる複数のゲート酸化膜を有する半導体装 置およびその製造方法に関するものである。

【従来の技術】近年、半導体装置の集積化・統合化に伴 [0002] い、1つのチップ内に異なる膜厚のゲート酸化膜を有す るデバイス (デュアルゲートオキサイドデバイス) が増 加している。特に、DRAM (Dynamic Random Access Memory) をはじめとするメモリデバイスとロジックデバ 20 イスとを混載したものにおいて、このデュアルゲートオ キサイドデバイスの増加が著しくなっている。

【0003】以下に、従来のデュアルゲートオキサイド を有する半導体装置の製造方法について説明する。

[0004] 図57~図62は、従来のデュアルゲート オキサイドを有する半導体装置の製造方法を工程順に示 す概略断面図である。まず図57を参照して、シリコン 基板1の表面にフィールド酸化膜2が形成された後、熱

[0005]図58を参照して、この熱酸化により、シ 30 酸化が施される。 リコン基板1の表面に第1のゲート酸化膜6 aが形成さ れる。通常の写真製版技術により所定の領域上にレジス トパターン61 aが形成される。このレジストパターン 61aから露出した第1のゲート酸化膜6aが、たとえ ばウェットエッチングにより除去される。

【0006】図59を参照して、このウェットエッチン グにより、シリコン酸化膜 6 a が除去された部分ではシ リコン基板1の表面が露出する。レジストパターン61 aが除去された後、再度、熱酸化が施される。

[0007]図60を参照して、この熱酸化により、シ 40 リコン基板1の露出した表面に第2のゲート酸化膜6 b が形成されるとともに、第1のゲート酸化膜6aの膜厚 が厚くなる。 これにより、第1のゲート酸化膜6 aの膜 厚が第2のゲート酸化膜6 bの膜厚よりも厚く形成さ れ、デュアルゲートオキサイドが形成される。

【0008】図61を参照して、表面全面にゲート用導 電層7が形成される。通常の写真製版技術によりゲート て導電層7にエッチングが施される。この後、レジスト 50 すると、シリコン基板1の表面から2 nmよりも深い位 用導電層7の所定の領域上にレジストパターン61bが 形成される。 このレジストパターン61bをマスクとし

パターン61 bが除去される。 【0009】図62を参照して、上記のエッチングによ り、ゲート用導電層7がパターニングされてゲート電極 層7が形成される。このゲート電極層7、フィールド酸 化膜2などをマスクとして不純物を注入することによ り、シリコン基板1の表面に、ソース/ドレイン領域8 a、8bが形成される。これにより、比較的厚いゲート 酸化膜6 a を有するMOS (Metal Oxide Semiconducto r)トランジスタと、比較的薄いゲート酸化膜6bを有 10 するMOSトランジスタとが完成する。

【0010】上記の方法によれば、デュアルゲートオキ サイドを形成することはできるが、膜厚の異なるゲート 酸化膜を互いに異なる熱酸化工程で形成しなければなら ず、製造工程が煩雑であった。そこで、より簡略な工程 でデュアルゲートオキサイドを形成する方法が、たとえ は特開平7-297298号公報、特開平9-9272 9号公報および特別昭63-205911号公報に開示 されている。以下、特開平7-297298号公報に開 示された方法を例に挙げて説明する。

【0011】図63~図65は、上記公報に開示された デュアルゲートオキサイドを有する半導体装置の製造方 法を工程順に示す概略断面図である。まず図63を参照 して、シリコン基板1の表面にフィールド酸化膜2が形

【0012】図64を参照して、通常の写真製版技術に 成される。 よりシリコン基板1上の所定の領域にレジストパターン 71が形成される。 とのレジストパターン71から露出 したシリコン基板1の表面に、ハロゲン族物質としてF またはClなどの酸化促進物がイオン注入される。Cの 後、レジストパターン71が除去される。

【0013】図65を参照して、ゲート酸化膜を形成す るために酸化工程が行なわれる。この酸化工程のとき、 ハロゲン族物質は酸化促進の働きをするため、酸化促進 物がイオン注入された領域に形成されるゲート酸化膜6 aは、酸化促進物がイオン注入されていない領域に形成 されるゲート酸化膜6 bよりも厚く形成される。これに より、デュアルゲートオキサイドが形成される。

【0014】図63~図65に示す方法によれば、1回 の酸化工程でデュアルゲートオキサイドを形成すること ができるため、工程の簡略化を図ることができる。

【0015】なお、上記公報は、酸化促進物ではなく、 酸化抑制物としてN(窒素)をイオン注入することで、 1回の酸化工程でデュアルゲートオキサイドを形成する 方法も開示している。

【0016】なお、このイオン注入では加速エネルギー が1keV未満ではイオンの引出しが困難となる。この ため、酸化促進物または酸化抑制物をイオン注入する際 には注入エネルギーを1keV以上にする必要がある。 しかし、1keV以上の注入エネルギーでイオンを注入

置にまで酸化促進物または酸化抑制物が分布することに なる。

【発明が解決しようとする課題】上述した製造方法で [0017] は、酸化促進物または酸化抑制物がイオン注入によりシ リコン基板1に導入される。このイオン注入はイオンを シリコン基板 1 内に物理的に注入する方法であり、かつ その注入エネルギーが比較的大きい。このため、イオン 注入で酸化促進物などを注入すると、シリコン基板1の 表面には格子欠陥などが多数生じ、シリコン基板1の表 10 面は大きなダメージを受けることになる。この大きなダ メージを修復するためには、熱処理 (アニール) 工程な どを追加する必要があり、その分だけ製造工程が煩雑に なるという問題点があった。

【0018】それゆえ、本発明の目的は、簡略な工程で 基板に与えるダメージを小さくできる、デュアルゲート オキサイドを有する半導体装置およびその製造方法を提 供することである。

[0019] 【課題を解決するための手段】本発明の半導体装置は、 半導体基板と、第1および第2のゲート酸化膜と、酸化 速度調整物とを備えている。半導体基板は、第1 および 第2の領域を有している。第1のゲート酸化膜は、第1 の領域において半導体基板の主表面に接して形成されて いる。第2のゲート酸化膜は、第2の領域において半導 体基板の主表面に接して形成され、かつ第1のゲート酸 化膜と異なる膜厚を有している。酸化速度調整物は、第 1の領域の半導体基板の主表面から2 n m以下の深さの 範囲内にのみ添加されている。

【0020】本発明の半導体装置では、半導体基板の主 表面から2 n m以下の深さの範囲内のみと従来例に比較 して浅い位置に酸化速度調整物が分布しているため、そ の添加の際のエネルギーも従来例のイオン注入の場合よ り格段に小さくできる。このため、格子欠陥などのダメ ージの少ない半導体装置を得ることができる。

【0021】上記の半導体装置において好ましくは、酸 化速度調整物は酸化促進物であり、第1のゲート酸化膜 は第2のゲート酸化膜よりも厚い。

【0022】これにより、第1および第2の領域に同時 にゲート酸化を施しても、酸化促進物を添加した第1の 40 領域では酸化促進物を添加しない第2の領域よりもゲー ト酸化膜の厚みを厚くすることができる。

【0023】上記の半導体装置において好ましくは、酸 化促進物はハロゲンである。これにより、ハロゲンの酸 化促進作用を利用することができる。

[0024]上記の半導体装置において好ましくは、酸 化速度調整物は酸化抑制物であり、第1のゲート酸化膜 は第2のゲート酸化膜よりも薄い。

にゲート酸化を施しても、酸化抑制物を添加した第1の 50 にゲート酸化を施しても、酸化抑制物を添加した第1の

領域では酸化抑制物を添加していない第2の領域よりも ゲート酸化膜の厚みを薄くすることができる。

【0026】上記の半導体装置において好ましくは、酸 化抑制物は窒素である。これにより、窒素の酸化抑制作 用を利用することができる。

【0027】本発明の半導体装置の製造方法は半導体基 板の主表面の第1および第2の領域上において異なる膜 厚のゲート酸化膜を有する半導体装置の製造方法であっ て、以下の工程を備えている。

【0028】まず半導体基板の主表面の第1の領域が酸 化速度調整物を含むガスのブラズマに晒されて、酸化速 度調整物が半導体基板の主表面の第1の領域に添加され る。そして半導体基板の主表面の第1 および第2の領域 が同時に酸化されることで、第1の領域上には第1のゲ ート酸化膜が形成され、酸化速度調整物が添加されてい ない第2の領域上には第1のゲート酸化膜と異なる膜厚 の第2のゲート酸化膜が形成される。

[0029] 本発明の半導体装置の製造方法では、ブラ ズマに晒すことで酸化速度調整物が半導体基板に添加さ れる。この添加方法では、従来例のイオン注入より添加 の際のエネルギーを格段に小さくすることができる。こ のため、半導体基板の格子欠陥などのダメージを少なく することができる。よって、ダメージの修復が容易とな り、たとえばゲート酸化膜形成のための熱酸化だけでダ メージを修復することができる。したがって、従来例の ようにダメージを修復するための新たな熱酸化工程の追 加が不要となり、工程を簡略化することができる。

【0030】上記の半導体装置の製造方法において好ま しくは、酸化速度調整物は酸化促進物であり、第1のゲ ート酸化膜は第2のゲート酸化膜よりも厚く形成され る。

【0031】これにより、第1および第2の領域に同時 にゲート酸化を施しても、酸化促進物を添加した第1の 領域では酸化促進物を添加していない第2の領域よりも ゲート酸化膜の厚みを厚くすることができる。

【0032】上記の半導体装置の製造方法において好ま しくは、酸化促進物はハロゲンである。

[0033] これにより、ハロゲンの酸化促進作用を利 用することができる。上記の半導体装置の製造方法にお いて好ましくは、酸化速度調整物を含むガスは、N F, SF, F, HF, C1F, C1, HC 1、BC1、およびHBrよりなる群より選ばれる1種 以上を含むガスである。

【0034】これにより、各条件に応じたガスを選択す ることができる。上記の半導体装置の製造方法において 好ましくは、酸化速度調整物は酸化抑制物であり、第1 のゲート酸化膜は第2のゲート酸化膜よりも薄く形成さ れる。

【0035】 これにより、第1および第2の領域に同時

領域では酸化抑制物を添加していない第2の領域よりも ゲート酸化膜の厚みを薄くすることができる。

[0036]上記の半導体装置の製造方法において好ま しくは、酸化抑制物は窒素である。これにより、窒素の 酸化抑制作用を利用することができる。

[0037]上記の半導体装置の製造方法において好ま しくは、酸化速度調整物を含むガスは、N.、N. Oお よびNOx よりなる群より選ばれる1種以上を含むガス

[0038] これにより、各条件に応じたガスを選択す である。 ることができる。上記の半導体装置の製造方法において 好ましくは、第1および第2のゲート酸化膜上に導電層 と被覆層とを順に積層して形成する工程と、導電層と被 復層とを選択的に除去してパターニングする工程と、パ ターニングされた導電層と被覆層とをマスクとして導電 層および被覆層が除去された領域に素子分離構造を形成 する工程と、パターニングされた導電層をさらにパター ニングすることでゲート電極層を形成する工程とがさら

[0039] との方法では、素子分離構造形成前に導電 に備えられている。 層が形成される。このため、素子分離構造形成後に導電 層を形成する場合のように、素子分離構造によって段差 の生じた上に導電層が形成されることはない。よって、 ゲート電極形成時に導電層をパターニングしても、下層 の段差側壁に導電層の残渣が生じることはない。したが って、この残渣によって導電層間がショートされるなど の不都合が生じることはない。

[0040]上記の半導体装置の製造方法において好ま しくは、素子分離構造を形成する工程は、パターニング された導電層と被覆層とをマスクとして熱酸化処理を施 30 すことで半導体基板の主表面にフィールド酸化膜を形成 する工程を有する。

【0041】 これにより、残渣の発生を防止しつつフィ ールド酸化膜を形成することができる。

[0042]上記の半導体装置の製造方法において好ま しくは、素子分離構造を形成する工程は、パターニング された導電層と被覆層とをマスクとして半導体基板の主 表面にエッチングを施すことで半導体基板の主表面に溝 を形成する工程と、溝内を埋込層で埋込んでトレンチ分・ 離構造を形成する工程とを有する。

【0043】とれにより、残渣の発生を防止しつつトレ ンチ分離構造を形成することができる。

[0044]上記の半導体装置の製造方法において好ま しくは、以下の工程がさらに備えられる。

【0045】まず第1および第2のゲート酸化膜上に第 1の導電層と絶縁層と被覆層とが順に積層して形成され る。そして第1の導電圏と絶縁層と被覆層とが第1およ び第2のゲート酸化膜の各上に残るように選択的に除去 されてパターニングされる。 そしてパターニングされた 第1の導電層と絶縁層と被覆層とをマスクとして半導体 50

基板の主表面にエッチングが施てされることで半導体基 板の主表面に溝が形成される。そして溝内を埋込み、か つ上面が第1の導電層の上面より上に位置する埋込層が 形成される。そして被覆層がすべて除去されて絶縁層が 露出される。そして第1および第2のゲート酸化膜のい ずれか一方のゲート酸化膜上の絶縁層と、一方のゲート 酸化膜上の絶縁層に隣接する埋込層の部分とに等方性エ ッチングが施されて一方のゲート酸化膜上の絶縁層が除 去されて一方のゲート酸化膜上の導電層が露出されると ともに埋込層になだらかな側壁が形成される。そして一 方のゲート酸化膜上では第1の導電層と接するように、 かつ他方のゲート酸化膜上では絶縁層と接するように第 2の導電層が形成される。そして第1および第2の導電 層をパターニングすることにより、一方のゲート酸化膜 上では第1および第2の導電層よりなる第1のゲート電 極層が形成されるとともに、他方のゲート酸化膜上では 第1の導電層よりなる第2のゲート電極層が形成され

【0046】この方法では、いずれか一方のゲート酸化 膜上の絶縁層が等方性エッチングにより除去される。こ の等方性エッチングでは、エッチング部の側壁はなだら かなラウンド形状となる。とのため、との上に第2の導 電層を形成しゲート電極形成のためにパターニングされ ても、このなだらかな側壁部には第2の導電層の残渣は 生じにくい。このようにゲート電極層を第1および第2 の導電層の積層構造とする場合でも、第2の導電層の残 渣の発生を抑制することができる。

【発明の実施の形態】以下、本発明の実施の形態につい [0047] て図に基づいて説明する。

[0048]実施の形態1

図1~図7は、本発明の実施の形態1におけるデュアル ゲートオキサイドを有する半導体装置の製造方法を工程 順に示す概略断面図である。まず図1を参照して、シリ コン基板1の表面に、素子間を絶縁するためのフィール ド酸化膜2が、たとえばLOCOS (Local Oxidation of Silicon) 法により形成される。

【0049】図2を参照して、シリコン基板1の表面全 面にたとえばシリコン酸化膜(あるいはシリコン窒化 膜) よりなるマスク層3が形成される。このマスク層3 上にフォトレジスト4aが塗布された後パターニングさ れ、レジストパターン 1 a が形成される。 このレジスト パターン4 aをマスクとしてマスク層3に異方性エッチ ングが施される。これにより、ゲート酸化膜を厚く形成 したい領域以外にマスクパターン3が残存される。 この 後、レジストパターン4aが除去される。

【0050】 ここで、マスクバターン3を用いずに、シ リコン基板1上に直接レジスト4 aを塗布することもで きるが、この場合には、後工程で形成されるゲート酸化 膜の膜質および信頼性の低下が懸念される。

[0051]図3を参照して、ハロゲンを含むプラズマ (特にF、Clを含むガス、NF:、SF。、F。、H F、C1F,、C1,、HC1、BC1,など) にシリ コン基板1が晒される。これにより、マスクパターン3 によって覆われていないシリコン基板 1 の表面にハロゲ ン5が添加される。このハロゲン5は、シリコン基板1 の表面から2 n m以下の深さの範囲内にのみ分布するよ う添加される。この後、マスクパターン3がフッ酸によ り除去される。なお、マスクパターン3がシリコン窒化 膜よりなる場合は、マスクパターン3の除去には熱リン 10

【0052】図4を参照して、マスクパターンの除去に 酸が用いられる。 より、ハロゲン5が添加されていない領域のシリコン基 板1の表面が露出する。この状態でシリコン基板1の表 面に熱酸化処理が施される。

【0053】図5を参照して、これにより、ハロゲン5 が添加された領域ではハロゲン5の酸化促進作用により 酸化速度が速くなる(つまり増速酸化される)。とのた め、ハロゲン5が添加された領域のゲート酸化膜6 a は、ハロゲン5が添加されていない領域のゲート酸化膜 20 6 b よりも厚く形成され、デュアルゲートオキサイドが 形成される。

【0054】この増速酸化の程度は図8に示すようにブ ラズマ処理時間(およそ10秒から120秒の範囲)で 制御できるという利点がある。

【0055】図6を参照して、シリコン基板1の表面全 面にゲート電極となる導電層7(たとえば、多結晶シリ コン、アモルファスシリコン、W、WSi/多結晶シリ コン、TiSi/多結晶シリコン、MoSi/多結晶シ リコンなど、もしくはこれらの膜にAs、P、B、Nの 30 うち少なくとも1つ以上を含むもの)が形成される。 こ の導電層7上に、通常の写真製版技術によりレジストパ ターン4 b が形成され、このレジストパターン4 bをマ スクとして導電層でにエッチングが施される。この後、 レジストパターン4 bが除去される。

【0056】図7を参照して、上記のエッチングによ り、導電層7がパターニングされてゲート電極層7が形 成される。このゲート電極層7、フィールド酸化膜2な ・どをマスクとして不純物が注入されることにより、シリ コン基板1の表面にソース/ドレイン領域8a、8bが 40 形成される。これにより、厚いゲート酸化膜6 a を有す るMOSトランジスタ10aと、薄いゲート酸化膜6 b を有するMOSトランジスタ10bとが完成する。

【0057】 このように形成される半導体装置では、図 7に示すように比較的厚いゲート酸化膜 6 a 直下のシリ コン基板1の表面には、ハロゲンなどの酸化促進物5が 添加されている。この酸化促進物5は、シリコン基板1 の表面から2 n 皿以下の深さの範囲内にのみ分布してい

[0058] 本実施の形態では、ハロゲンなどの酸化促 50

進物5が、シリコン基板1の表面をプラズマに晒すこと 10 で添加される。この添加の際のエネルギーは数十eVで あり、数keV~数十keVのエネルギーを必要とする イオン注入の場合よりも格段に小さい。このため、シリ コン基板1のハロゲン5が添加された領域における格子 欠陥などのダメージを少なくすることができる。よっ て、ダメージの修復が容易となり、たとえばゲート酸化 膜形成のための熱酸化(図4、図5)だけでダメージを 修復することができる。したがって、従来例のイオン注 入のようにダメージを修復するための新たな熱酸化工程 を追加することが不要となり、工程を簡略化することが できる。

【0059】また、シリコン基板1の表面がプラズマに 晒されることで、ライトエッチングされ清浄化される。 このため、清浄化された表面に形成されるゲート酸化膜 6 aの膜質は非常に良好なものとなり、良好な特性を有 するMOSトランジスタを製造することができる。 【0060】なお、本実施の形態では、素子分離構造と してフィールド酸化膜2を用いた場合について説明した が、トレンチ分離構造が用いられてもよい。

【0061】また本実施の形態では、素子分離構造が形 成された後にゲート電極用の導電層3を形成する場合に ついて説明したが、素子分離構造形成前にゲート電極用 の導電層が形成されてもよい。その場合を以下の実施の 形態2および3において説明する。

[0062] 実施の形態2 図9~図17は、本発明の実施の形態2におけるデュア ルゲートオキサイドを有する半導体装置の製造方法を工 程順に示す概略断面図である。まず図9を参照して、通 常の写真製版技術およびエッチング技術によってシリコ ン基板1上のゲート酸化膜を厚くしたい領域以外にたと えばシリコン酸化膜よりなるマスクパターン11が形成 される。この後、マスクバターン11から露出したシリ コン基板1の表面が、ハロゲンを含むプラズマ(特に F、C1を含むガス、NF,、SF。、F,、HF、C 1F,、C1,、HC1、BC1,など) に晒される。 これにより、シリコン基板1の露出した領域にハロゲン 5が添加される。とのハロゲン5は、シリコン基板1の 表面から2 n m以下の深さの範囲内にのみ分布するよう 添加される。 この後、マスクバターン 11が除去され

[0063] 図10を参照して、マスクパターンの除去 により、シリコン基板1の表面全面が露出する。この状 態で、シリコン基板1の表面に熱酸化処理が施される。 【0084】図11を参照して、この熱酸化処理によ り、ハログン5が添加された領域では酸化速度が速くな る。とのため、ハロゲン5が添加された領域のゲート酸 化膜6aは、ハロゲン5が添加されていない領域のゲー ト酸化膜6bよりも厚く形成され、デュアルゲートオキ サイドが形成される。

【0065】図12を参照して、ゲート酸化膜6a、6 b上に、導電層でと、たとえばシリコン窒化膜よりなる 耐酸化被覆層12とが順次形成される。導電層7は、多 結晶シリコン、アモルファスシリコン、不純物が導入さ れた多結晶シリコン、不純物が導入されたアモルファス シリコンなどよりなっている。耐酸化被覆層12上に は、通常の写真製版技術によりレジストパターン1cが 形成される。 とのレジストパターン4 cをマスクとして 耐酸化被覆層12および導電層7にエッチングが施され る。 この後、 レジストパターン4 cが除去される。

【0066】図13を参照して、上記のエッチングによ り、導電層7および耐酸化被覆層12が所定の形状にパ ターニングされ、この耐酸化被覆層12によって耐酸化 マスクが構成される。

[0067]図14を参照して、耐酸化マスク12が形 成された状態で、熱酸化処理が施され、耐酸化マスク1 2から露出する領域にフィールド酸化膜2が形成され る。この後、耐酸化マスク12が熱リン酸によって除去 される。

[0068]図15を参照して、これにより、導電層7 の上部表面が露出する。図16を参照して、導電層7上 に、通常の写真製版技術によりレジストパターン1dが 形成される。 このレジストパターン4 dをマスクとして 導電層7にエッチングが施される。この後、レジストバ ターン4 dが除去される。

[0069]図17を参照して、上記のエッチングによ り導電層7がパターニングされてゲート電極層7が形成 される。このゲート電極層7、フィールド酸化膜2など をマスクとして不純物をイオン注入することによってシ リコン基板1の表面にソース/ドレイン領域8a、8b が形成される。 これにより、厚いゲート酸化膜6 aを有 するMOSトランジスタ10aと、薄いゲート酸化膜6 bを有するMOSトランジスタ10bとが完成する。

[0070] このように形成される半導体装置では、図 17に示すように比較的厚いゲート酸化膜 8 aの直下の シリコン基板1の表面にハロゲンなどの酸化促進物5が 添加されている。この酸化促進物5は、シリコン基板1 の表面から2 n m以下の深さの範囲内にのみ分布してい る。

[0071] 本実施の形態では、フィールド酸化膜2の 形成時から存在する導電層7かそのままゲート電極とし て加工される(図16、図17)。このため、フィール ド酸化膜2の形成時に必要な導電層の形成とゲート用導 電層の形成とを別個に行なう必要はなく製造工程の簡略 化を図ることができる。

[0072]またフィールド酸化膜2の形成前にゲート 用導電層7が形成される。このため、フィールド酸化膜 2の形成後にゲート用導電層7を形成する場合のように フィールド酸化膜2によって生じた段差上にゲート用導 電層7が形成されることはない。よって、図16、図1

7に示すように、ゲート用導電層7をパターニングして 12 も、下層の段差側壁にゲート用導電層7の残渣が生じる ことはない。 したがって、 この残渣によって他の導電層 間がショートされるなどの不都合が生じることもない。 [0073] 本実施の形態については、素子分離構造と してフィールド酸化膜2を用いた場合について説明した が、素子分離構造はトレンチ分離構造でもよい。トレン チ分離構造を用いた場合を以下の実施の形態3において 説明する。

## [0074] 実施の形態3

図18~図22は、本発明の実施の形態3におけるデュ アルゲートオキサイドを有する半導体装置の製造方法を 工程順に示す概略断面図である。本実施の形態の製造方 法は、まず図9~図13に示す実施の形態2と同様の工 程を経る。との後、図18を参照して、マスク7、12 から露出した部分にエッチングが施される。これによ り、シリコン基板1の表面には選択的に溝21が形成さ れる。

【0075】図19を参照して、溝21を埋込むよう に、かつマスク7、12上を覆うようにたとえばシリコ ン酸化膜よりなる絶縁層22が形成される。この後、彼 福間12の表面が露出するまで、埋込絶縁層22にCM P (Chemical Mechanical Polish) またはエッチバック が施される。この後、フッ酸処理が施され、被覆層12 および埋込絶縁層22がエッチングにより除去される。 【0076】図20を参照して、上記のエッチングの際 には、シリコン基板1の表面と埋込絶縁層22の上面と が同一面となるようにできる限り調整される。このエッ チングにより、導電層7の上面が露出する。

【0077】図21を参照して、導電層7上に、通常の 写真製版技術によりレジストバターン4eが形成され る。 とのレジストパターン1 eをマスクとして導電層7 にエッチングが施される。この後、レジストパターン4

[0078]図22を参照して、このエッチングによ eは除去される。 り、導電層7がパターニングされてゲート電極層7が形 成される。このゲート電極層7、埋込絶縁層22などを マスクとしてシリコン基板 1 に不純物がイオン注入され る。これにより、ソース/ドレイン領域8 a、8 bがシ リコン基板 1 の表面に形成される。 これにより、厚いゲ ート酸化膜6 aを有するMOSトランジスタ10 aと、 薄いゲート酸化膜6 bを有するMOSトランジスタ10 bとが完成する。

【0079】 とのように形成される半導体装置では、図 22に示すように比較的厚いゲート酸化膜 6 a の直下の シリコン基板1の表面にはハロゲンなどの酸化促進物5 が添加されている。この酸化促進物5はシリコン差板1 の表面から2 n m以下の深さの範囲内にのみ分布してい

【0080】本実施の形態においても、実施の形態2と 50

同様、ゲート電極となる導電層7がトレンチ分離構造形 成のためのマスクとして併用されるため、プロセスの簡

略化を図ることができる。 【0081】またゲート電極となる導電層7がトレンチ 分離構造の形成前に形成されるため、ゲート電極形成時 に残渣が生じにくい。以下、そのことについて詳細に説

【0082】トレンチ分離構造では、図23に示すよう 明する。 にトレンチ分離構造を構成する埋込絶縁層22の上面が シリコン基板1の上面より突出し、段差が生ずる場合が 10 ある。この状態でゲート電極となる導電層7 aが形成さ れた後、図21に示すようにレジストパターン1eを用 いてパターニングされると、トレンチ分離構造によって 生じた段差側壁 (領域A) に導電層7の残渣7a, が生 じてしまい、他の導電層間をショートさせてしまうおそ れがある。

[0083] これに対して本実施の形態では、ゲート電 極となる導電層でが形成された後にトレンチ分離構造が 形成される。このため、トレンチ分離構造によって生じ た段差上にゲート電極となる導電層7が形成されること 20 はない。よって、導電層7を図21、図22に示すよう にパターニングしても、トレンチ分離構造の段差側壁に 導電層7の残渣が生じることはない。したがって、この 残渣によって導電層間がショートされるなどの不都合が

[0084]上記の実施の形態1~3では、酸化速度調 生じることはない。 整物としてハロゲンなどの酸化促進物を用いた場合につ いて説明したが、酸化速度調整物は酸化抑制物であって もよい。以下、この酸化抑制物を用いた場合を実施の形 態4において説明する。

[0085]実施の形態4 図25~図31は、本発明の実施の形態1におけるデュ アルゲートオキサイドを有する半導体装置の製造方法を 工程順に示す概略断面図である。図25を参照して、シ リコン基板」の表面に、たとえばLOCOS法によりフ ィールド酸化膜2が形成される。

[0086] 図26を参照して、表面全面に、たとえば シリコン酸化膜(あるいは窒化膜)よりなるマスク層3 3が形成される。このマスク層33上に、通常の写真製 版技術により、レジストバターン34 aが形成される。 このレジストパターン34 aをマスクとしてマスク層3 3にエッチングが施され、ゲート酸化膜を薄く形成した い領域以外にマスクバターン33が残存される。 この 後、レジストパターン34aが除去される。

[0087] 図27を参照して、マスクパターン33か ら露出したシリコン基板 1 の表面がN (窒素) を含むプ ラズマ (特にNを含むガスとしてN. N. O. NOx など) に晒される。これにより、マスクパターン33に よって覆われていないシリコン基板1の表面に窒素35 が添加される。この窒素35は、シリコン基板1の表面

から2 n m以下の深さの範囲内にのみ分布するよう添加 14 される。この後、マスクパターン33がフッ酸によって 除去される。なお、マスクパターン33がシリコン窒化 膜よりなる場合は、マスクパターン3の除去には熱リン

【0088】図28を参照して、マスクパターンの除去 酸が用いられる。 により、窒素35が添加されていないシリコン基板1の 表面が露出する。との状態で、シリコン基板1の表面に 熱酸化処理が施される。

[0089]図29を参照して、この熱酸化処理によ り、室素35が添加された領域では、窒素35の酸化抑 制作用により、酸化速度が遅くなる。このため、窒素3 5が添加された領域のゲート酸化膜 6 bは、窒素 3 5 が 添加されていない領域のゲート酸化膜 6 a よりも薄く形 成され、デュアルゲートオキサイドが形成される。

【0090】図30を参照して、シリコン基板1の表面 全面にゲート電極となる導電層で(たとえば、多結晶シ リコン、アモルファスシリコン、W、WS i /多結晶シ リコン、TiSi/多結晶シリコン、MoSi/多結晶 シリコンなど、もしくはこれらの膜にAs、P、B、N のうち少なくとも1つ以上を含むもの)が形成される。 この導電層7上に、通常の写真製版技術によりレジスト パターン34 bが形成され、とのレジストパターン34 bをマスクとして導電層でにエッチングが施される。 こ の後、レジストパターン34bが除去される。

【0091】図31を参照して、上記のエッチングによ り、導電層7がパターニングされてゲート電極層7が形 成される。ゲート電極層7、フィールド酸化膜2などを マスクとして不純物が注入されることにより、シリコン 基板1の表面にソース/ドレイン領域8 a、8 bが形成 される。これにより、厚いゲート酸化膜6aを有するM OSトランジスタ10aと、薄いゲート酸化膜6bを有 するMOSトランジスタ10bとが完成する。

【0092】 このように形成される半導体装置では、図 31に示すように比較的薄いゲート酸化膜 6 b の直下の シリコン基板1の表面に窒素などの酸化抑制物35が添 加されている。酸化抑制物35は、シリコン基板1の表 面から2 n mの深さの範囲内にのみ分布している。

【0093】本実施の形態においても、実施の形態1と 同様、シリコン基板 1 の表面をプラズマに晒すことによ り酸化抑制物がシリコン基板1に添加される。このた め、シリコン基板1の表面に与えられるダメージを従来 例のイオン注入よりも少なくできる。よって、とのダメ ージを修復するための新たな熱酸化工程を追加する必要 がなくなり、工程を簡略化することができる。

【0094】また、シリコン基板1の表面がプラズマに 晒されることにより、ライトエッチングされて清浄化さ れる。このため、この部分に形成されるゲート酸化膜は 良好な膜質を有することになり、良好な特質を有するM OSトランジスタを得ることが可能となる。

[0095]上記の実施の形態1~4では、ゲート電極 15 層が単層の場合について説明したが、ゲート電極7はポ リサイドやサリサイドなどの積層構造を有していてもよ い。以下、ゲート電極層が積層構造を有する場合につい て実施の形態5において説明する。

[0096]実施の形態5 図32~図50は、本発明の実施の形態5におけるデュ アルゲートオキサイドを有する半導体装置の製造方法を 工程順に示す概略断面図である。本実施の形態の製造方 法は、まず図9~図11に示す実施の形態2と同様の工 程を経る。この後、図32を参照して、ゲート酸化膜6 a、6b上に第1の導電層41と、たとえばシリコン酸 化膜よりなる絶縁層42と、たとえばシリコン窒化膜よ りなる被覆層43とが順次形成される。ここで第1の導 電層41は、P、As、B、Nのうち少なくとも1つを 含む多結晶シリコンあるいはアモルファスシリコンより なっている。この後、被積層13上に通常の写真製版技 術によってレジストパターン448が形成される。との レジストパターン442をマスクとして被覆層43、絶 緑暦42および第1の導電層41に順次エッチングが施 20 される。この後、レジストパターン44aが除去され

【0097】図33を参照して、このエッチングによ る。 り、第1の導電層41、絶縁層42、被覆層43が所定 の形状にパターニングされ、これらの層よりなるマスク 層41、42、43が形成される。この後、このマスク 層41、42、43をマスクとしてゲート酸化膜6a、 6 b とシリコン基板 l とにエッチングが施される。

[0098]図34を参照して、このエッチングによ り、シリコン基板1の表面に選択的に溝21が形成され る。

[0099]図35を参照して、この溝21を埋込むよ うに、かつマスク層41、42、43上を覆うように、 たとえばシリコン酸化膜よりなる埋込絶縁層22が形成 される。この埋込絶縁層22は、被覆層43の上面が露 出するまでCMP法またはエッチバックにより除去され

[0100]図36を参照して、これにより、被復層4 3の上面が露出する。この後、フッ酸処理が施され、被 覆層43および埋込絶縁層22がエッチングにより除去 40 される。このとき、シリコン基板1の表面と埋込絶縁層 22の上面とが同一面となるようにできる限り調整がな

[0101]図37を参照して、このエッチングによ される。 り、絶縁層42の表面が露出する。図38を参照して、 通常の写真製版技術により、ハロゲン5が添加された領 域上以外を覆ろよろにレジストパターン11bが形成さ れる。この後、レジストパターン44bをマスクとして 絶縁層42と埋込絶縁層22とにフッ酸による等方性エ ッチングが施される。

【0102】図39を参照して、このエッチングにより 第1の導電層11の上面が露出するとともに埋込絶縁層 22の側壁がなだらかなラウンド形状となる。この後、 レジストパターン44bが除去される。

【0103】図40を参照して、第1の導電層41の路 出した部分にエッチバックが施され、第1の導電層41 の上面が埋込絶縁層22の端部Cの表面と一致するよう に加工される。このとき、埋込絶縁層22の反対側の端 部Dはスパッタリングにより角が丸められ、よりなだら かな形状となる。

【0104】図41を参照して、表面全面に第2の導電 層15とたとえばシリコン酸化膜よりなる絶縁層16と が順次形成される。との第2の導電層45は、たとえば W. Co. Ti. Mo. Pt. Ni. Rubshit. 2 れらのシリサイド化合物よりなっている。

[0105] 図42を参照して、通常の写真製版技術に より、絶縁層16上にレジストパターン11cが形成さ れる。このレジストパターン44 cをマスクとして絶縁 層46にエッチングが施される。との後、レジストパタ ーン44cが除去される。

【0106】図43を参照して、このエッチングによ り、ハロゲン5が添加された領域上に所定の形状を有す る絶縁層46が残存される。

[0107] 図44を参照して、この絶縁層46をマス クとして第1および第2の導電層41、45にエッチン グが施され、第1および第2の導電層41、45よりな る第1のゲート電極層 41、45が形成される。また、 ハロゲン5が添加されていない領域では、絶縁層42の 表面が露出する。この後、ハロゲン5が添加された領域 にイオンが注入される。

【0108】図45を参照して、このイオン注入によ り、第1のゲート電極層11、15の下側領域を挟むよ うにシリコン基板 1 の表面に比較的低濃度の不純物領域 8aが形成される。ハロゲン5が添加された領域上を覆 うように、かつハロゲン5が添加されない領域上におい て所定の形状を有するように、通常の写真製版技術によ りレジストパターン4 1 dが形成される。 このレジスト パターン44dをマスクとして絶縁層42および第1の 導電層41にエッチングが施される。

[0109] 図46を参照して、このエッチングによ り、第1の導電層41がパターニングされて第2のゲー ト電極層 4 1 が形成される。この第2 のゲート電極層 4 1、埋込絶縁層22などをマスクとしてシリコン基板1 にイオン注入を行なうことにより、シリコン基板1の表 面に比較的低濃度の不純物領域8 bが形成される。この 後、レジストパターン44dが除去される。

【0110】図17を参照して、たとえばシリコン酸化 膜よりなる絶縁層47が形成された後、この絶縁層47 に全面エッチバックが施される。

【0111】図48を参照して、このエッチバックによ

り、第1のゲート電極層41、45および第2のゲート 電極層 11の側壁に絶縁層 17がサイドウォールスペー サ状に残存される。また、これとともに不純物領域8 a、8bの表面および第2のゲート電極41の上面が露 出する。第1のゲート電極層41、45、第2のゲート 電極層41、側壁絶縁層47、埋込絶縁層22などをマ スクとしてシリコン基板1に不純物がイオン注入され る。これにより、ハロゲン5が添加された領域には比較 的高濃度の不純物領域8cが、またハロゲン5が添加さ れていない領域には比較的高浪度の不純物領域8 dが各 々形成される。不純物領域8aと8cとによりLDD (Lightly Doped Drain ) 構造のソース/ドレイン領域 8eが、不純物領域8bと8dとによりLDD構造のソ ース/ドレイン領域8 fが各々形成される。

[0112]図49を参照して、表面全面に、たとえば Co、Ti、Mo、Pt、Ni、Ruあるいはそれらの 化合物よりなる第3の導電層18が形成される。この 後、熱処理が施されて、第3の導電層48がソース/ド レイン領域8 e、8 f と接する部分および第2のゲート 電極層41と接する部分のシリサイド化が行なわれる。 この際には、シリコン酸化膜などの絶縁層47、22は シリサイドプロテクションとして働くため、絶縁層1 7、22で獲われていない領域のみがシリサイド化され る。この後、未反応の第3の導電層48が、H, SO, /H, O, などのウェット処理によって除去される。 【0113】図50を参照して、上記のシリサイド化に より、第2のゲート電極層 41の上面およびソース/ド レイン領域8 e、8 f の表面にシリサイド層49が形成 される。これにより、厚いゲート酸化膜6 a を有するM OSトリンジスタ10aと、薄いゲート酸化膜6bを有 するMOSトランジスタ10bとが完成する。 【0111】本実施の形態では、ゲート電極加工時の残

**渣が発生しにくいという利点がある。以下、そのことに** ついて詳細に説明する。 [0115]図51~図56は、トレンチ分離構造を形 成した後にゲート用導電層を形成するプロセスを工程順 に示す概略断面図である。まず図51を参照して、トレ ンチ分離構造が先に形成されると、埋込絶縁層22の上 面がシリコン基板1の表面より突出し、段差が生じるお

それがある、このため、第1および第2の導電層41、 45と絶縁層46とは段差の上に形成されることにな

【0116】よって、レジストパターン44eを用いて 第1および第2の導電層41、45をパターニングする と、図52に示すようにトレンチ分離構造によって生じ た段差側壁に第1の導電層の残渣41 aが生じてしま ろ。さらに図53に示すように第3の導電層51が全面 に堆積された後にレジストパターン52aを用いてパタ ーニングされると、図54に示すように第1および第2 の導電層41、45および絶縁層46の側壁にこの導電 50

層51の残渣51aも生じてしまう。 [0117] さらに、図55に示すようにレジストパタ ーン52bをマスクとして下層にエッチングを施して図 56に示すようにゲート電極形状にパターニングする と、埋込絶縁層22の段差側壁に第1の導電層41の残 渣411か生じることになる。

【0118】このようにトレンチ分離構造を形成した後 に多層構造のゲート電極を形成しようとすると、多数の 残渣41a、41b、51aが生じ、これらの残渣によ って他の導電層間がショートされるなどの不都合が顕著 に生じてしまう。

【0119】これに対して本実施の形態の製造方法で は、ゲート電極層となる第1の導電層41が形成された 後にトレンチ分離構造が形成される。このため、第1の 導電層4 1をゲート電極形成のためにパターニングした 場合でも、この第1の導電層41の残渣が生じることは ない。

【0120】また、第2の導電層45は、図39、40 に示すように、等方性エッチングによりなだらかな形状 20 とされた表面上に形成される。このため、この第2の導 電層45をパターニングする際にも、第2の導電層45 の残渣が生じることは防止される。

【0121】以上より、本実施の形態の製造方法では残 渣の発生を防止できるため、残渣によって他の導電層間 がショートされるなどの不都合が生じることはない。

【0122】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれるととが意図され 30

【発明の効果】本発明の半導体装置では、半導体基板の [0123] 主表面から2 n m以下の深さの範囲内のみと従来例と比 較して浅い位置に酸化速度調整物が分布しているため、 その添加の際のエネルギーも従来例のイオン注入の場合 より格段に小さくできる。このため、格子欠陥などのダ メージの少ない半導体装置を得ることができる。

【0124】上記の半導体装置において好ましくは、酸 化速度調整物は酸化促進物であり、第1のゲート酸化膜 は第2のゲート酸化膜よりも厚い。

【0125】とれにより、第1および第2の領域に同時 にゲート酸化を施しても、酸化促進物を添加した第1の 領域では酸化促進物を添加しない第2の領域よりもゲー ト酸化膜の厚みを厚くすることができる。

【0126】上記の半導体装置において好ましくは、酸 化促進物はハロゲンである。これにより、ハロゲンの酸 化促進作用を利用することができる。

【0127】上記の半導体装置において好ましくは、酸 化速度調整物は酸化抑制物であり、第1のゲート酸化膜 は第2のゲート酸化膜よりも薄い。

【0128】これにより、第1および第2の領域に同時 にゲート酸化を施しても、酸化抑制物を添加した第1の 領域では酸化抑制物を添加していない第2の領域よりも ゲート酸化膜の厚みを薄くすることができる。

19

【0129】上記の半導体装置において好ましくは、酸 化抑制物は窒素である。これにより、窒素の酸化抑制作

用を利用することができる。 [0130]本発明の半導体装置の製造方法では、プラ ズマに晒すことで酸化速度調整物が半導体基板に添加さ れる。この添加方法では、従来例のイオン注入より添加 の際のエネルギーを格段に小さくすることができる。こ のため、半導体基板の格子欠陥などのダメージを少なく することができる。よって、ダメージの修復が容易とな り、たとえばゲート酸化膜形成のための熱酸化だけでダ メージを修復することができる。したがって、従来例の ようにダメージを修復するための新たな熱酸化工程の追 加が不要となり、工程を簡略化することができる。

[0131]上記の半導体装置の製造方法において好ま しくは、酸化速度調整物は酸化促進物であり、第1のゲ 20 ート酸化膜は第2のゲート酸化膜よりも厚く形成され

【0132】これにより、第1および第2の領域に同時 る。 にゲート酸化を施しても、酸化促進物を添加した第1の 領域では酸化促進物を添加していない第2の領域よりも ゲート酸化膜の厚みを厚くすることができる。

[0133]上記の半導体装置の製造方法において好ま しくは、酸化促進物はハロゲンである。

【0134】これにより、ハロゲンの酸化促進作用を利 用することができる。上記の半導体装置の製造方法にお いて好ましくは、酸化速度調整物を含むガスは、N F, SF, F, HF, C1F, C1, HC 1、BC1,およびHBrよりなる群より選ばれる1種 以上を含むガスである。

[0135] これにより、各条件に応じたガスを選択す ることができる。上記の半導体装置の製造方法において 好ましくは、酸化速度調整物は酸化抑制物であり、第1 のゲート酸化膜は第2のゲート酸化膜よりも薄く形成さ れる。

[0136] これにより、第1および第2の領域に同時 にゲート酸化を施しても、酸化抑制物を添加した第1の 領域では酸化抑制物を添加していない第2の領域よりも ゲート酸化膜の厚みを薄くすることができる。

【0137】上記の半導体装置の製造方法において好ま しくは、酸化抑制物は窒素である。これにより、窒素の 酸化抑制作用を利用することができる。

【0138】上記の半導体装置の製造方法において好ま しくは、酸化速度調整物を含むガスは、N.、N. Oお よびNOx よりなる群より選ばれる1種以上を含むガス である。

【0139】これにより、各条件に応じたガスを選択す ることができる。上記の半導体装置の製造方法において 好ましくは、第1および第2のゲート酸化膜上に導電層 と被覆層とを順に積層して形成する工程と、導電層と被 復層とを選択的に除去してパターニングする工程と、パ ターニングされた導電層と被覆層とをマスクとして導電 層および被覆層が除去された領域に素子分離構造を形成 する工程と、パターニングされた導電層をさらにパター ニングすることでゲート電極層を形成する工程とがさら に備えられている。

【0140】この方法では、素子分離構造形成前に導電 層が形成される。とのため、素子分離構造形成後に導電 層を形成する場合のように、素子分離構造によって段差 の生じた上に導電層が形成されることはない。よって、 ゲート電極形成時に導電層をバターニングしても、下層 の段差側壁に導電層の残渣が生じることはない。したが って、この残渣によって導電層間がショートされるなど の不都合が生じることはない。

【0141】上記の半導体装置の製造方法において好ま しくは、素子分離構造を形成する工程は、パターニング された導電層と被覆層とをマスクとして熱酸化処理を施 すことで半導体基板の主表面にフィールド酸化膜を形成 する工程を有する。

【0142】これにより、残渣の発生を防止しつつフィ ールド酸化膜を形成することができる。

【0143】上記の半導体装置の製造方法において好ま しくは、素子分離構造を形成する工程は、パターニング された導電層と被覆層とをマスクとして半導体基板の主 表面にエッチングを施すことで半導体基板の主表面に溝 を形成する工程と、溝内を埋込層で埋込んでトレンチ分 酸構造を形成する工程とを有する。

[0144] これにより、残渣の発生を防止しつつトレ ンチ分離構造を形成することができる。

【0145】上記の半導体装置の製造方法において好ま しくは、以下の工程がさらに備えられる。

【0146】まず第1および第2のゲート酸化膜上に第 1の導電層と絶縁層と被覆層とが順に積層して形成され る。そして第1の導電層と絶縁層と被覆層とが第1およ び第2のゲート酸化膜の各上に残るように選択的に除去 されてバターニングされる。 そしてバターニングされた 第1の導電層と絶縁層と被覆層とをマスクとして半導体 基板の主表面にエッチングが施こされることで半導体基 板の主表面に溝が形成される。そして溝内を埋込み、か つ上面が第1の導電層の上面より上に位置する埋込層が 形成される。そして被覆層が除去されて絶縁層が露出さ れる。そして第1および第2のゲート酸化膜のいずれか 一方のゲート酸化膜上の絶縁層と、一方のゲート酸化膜 上の絶縁層に隣接する埋込層の部分とに等方性エッチン グが施されて一方のゲート酸化膜上の絶縁層が除去され

50 て一方のゲート酸化膜上の導電層が露出されるとともに

埋込層になたらかな側壁が形成される。そして一方のゲ ート酸化膜上では第1の導電層と接するように、かつ他 方のゲート酸化膜上では絶縁層と接するように第2の導 電層が形成される。そして第1および第2の導電層をパ ターニングすることにより、一方のゲート酸化膜上では 第1および第2の導電層よりなる第1のゲート電極層が 形成されるとともに、他方のゲート酸化膜上では第1の

導電層よりなる第2のゲート電極層が形成される。 [0147] この方法では、いずれか一方のゲート酸化 膜上の絶縁層が等方性エッチングにより除去される。 こ 10 の等方性エッチングでは、エッチング部の側壁はなだら かなラウンド形状となる。 とのため、この上に第2の導 電層を形成しゲート電極形成のためにパターニングされ ても、このなだらかな側壁部には第2の導電層の残渣は 生じにくい。このようにゲート電極層を第1および第2 の導電層の積層構造とする場合でも、第2の導電層の残 渣の発生を抑制することができる。

【図面の簡単な説明】 【図1】 本発明の実施の形態1におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第1工程 20

を示す概略断面図である。 【図2】 本発明の実施の形態 1 におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第2工程

を示す概略断面図である。 【図3】 本発明の実施の形態1におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第3工程

を示す概略断面図である。 【図4】 本発明の実施の形態1におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第4工程

を示す概略断面図である。 【図5】 本発明の実施の形態1におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第5工程

を示す概略断面図である。 【図6】 本発明の実施の形態1におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第6工程

を示す概略断面図である。 【図7】 本発明の実施の形態1におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第7工程

を示す概略断面図である。 【図8】 プラズマ処理を施した場合と施さない場合と 40 の酸化処理時間と酸化膜厚の関係を示す図である。

【図9】 本発明の実施の形態2におけるデュアルゲー トオキサイドを有する半導体装置の製造方法の第1工程

を示す概略断面図である。 【図10】 本発明の実施の形態2におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第2工 程を示す概略断面図である。

【図11】 本発明の実施の形態とにおけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第3工 程を示す概略断面図である。

【図12】 本発明の実施の形態2におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第1工 程を示す概略断面図である。

【図13】 本発明の実施の形態2におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第5 工 程を示す概略断面図である。

【図11】 本発明の実施の形像2におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第6工 程を示す概略断面図である。

【図15】 本発明の実施の形態2におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第7工 程を示す概略断面図である。

【図16】 本発明の実施の形態2におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第8工 程を示す概略断面図である。

【図17】 本発明の実施の形態2におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第9工 程を示す概略断面図である。

【図18】 本発明の実施の形態3におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第1工 程を示す概略断面図である。

【図19】 本発明の実施の形態3におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第2工 程を示す概略断面図である。

【図20】 本発明の実施の形態3におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第3工 程を示す概略断面図である。

【図21】 本発明の実施の形態3におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第4工 30 程を示す概略断面図である。

【図22】 本発明の実施の形態3におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第5工 程を示す概略断面図である。

【図23】 素子分離構造を形成した後にゲート用導電 層を形成した場合の問題点を説明するための第1工程図

【図24】 素子分離構造を形成した後にゲート用導電 である。 層を形成した場合の問題点を説明するための第2工程図 である。

【図25】 本発明の実施の形態4におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第1工 程を示す概略断面図である。

【図26】 本発明の実施の形態4におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第2工 程を示す概略断面図である。

【図27】 本発明の実施の形態4におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第3工 程を示す概略断面図である。

【図28】 本発明の実施の形態4におけるデュアルゲ 50 ートオキサイドを有する半導体装置の製造方法の第4工

程を示す概略断面図である。 【図29】 本発明の実施の形態4におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第5工

程を示す概略断面図である。 【図30】 本発明の実施の形態4におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第6工

程を示す概略断面図である。 【図31】 本発明の実施の形態4におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第7工

程を示す概略断面図である。 【図32】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第1工

程を示す概略断面図である。 【図33】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第2工

程を示す概略断面図である。 【図31】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第3工

【図35】 本発明の実施の形態5におけるデュアルゲ 20 程を示す概略断面図である。 ートオキサイドを有する半導体装置の製造方法の第4工

程を示す概略断面図である。 【図36】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第5工

程を示す概略断面図である。 【図37】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第6工

程を示す概略断面図である。 【図38】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第7工 30

【図39】 本発明の実施の形態5におけるデュアルゲ 程を示す概略断面図である。 ートオキサイドを有する半導体装置の製造方法の第8工

程を示す概略断面図である。 【図40】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第9工

程を示す概略断面図である。 【図41】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第10

工程を示す概略断面図である。 【図42】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第11

工程を示す概略断面図である。 【図43】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第12 工程を示す概略断面図である。

【図44】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第13 工程を示す概略断面図である。

【図45】 本発明の実施の形態5におけるデュアルゲ 50

ートオキサイドを有する半導体装置の製造方法の第14 工程を示す概略断面図である。

【図46】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第15 工程を示す概略断面図である。

【図47】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第16 工程を示す概略断面図である。

【図48】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第17 工程を示す概略断面図である。

【図19】 本発明の実施の形態5におけるデュアルゲー ートオキサイドを有する半導体装置の製造方法の第18 工程を示す概略断面図である。

【図50】 本発明の実施の形態5におけるデュアルゲ ートオキサイドを有する半導体装置の製造方法の第19 工程を示す概略断面図である。

【図51】 実施の形態5の利点を説明するための第1 工程図である。

【図52】 実施の形態5の利点を説明するための第2 工程図である。

【図53】 実施の形態5の利点を説明するための第3 工程図である。

【図54】 実施の形態5の利点を説明するための第4 工程図である。

【図55】 実施の形態5の利点を説明するための第5 工程図である。

【図56】 実施の形態5の利点を説明するための第6

【図57】 従来のデュアルゲートオキサイドを有する 工程図である。 半導体装置の製造方法の第1工程を示す概略断面図であ る。

【図58】 従来のデュアルゲートオキサイドを有する 半導体装置の製造方法の第2工程を示す概略断面図であ

【図59】 従来のデュアルゲートオキサイドを有する 半導体装置の製造方法の第3工程を示す概略断面図であ

【図60】 従来のデュアルゲートオキサイドを有する 半導体装置の製造方法の第4工程を示す概略断面図であ

【図61】 従来のデュアルゲートオキサイドを有する 半導体装置の製造方法の第5工程を示す概略断面図であ る。

【図62】 従来のデュアルゲートオキサイドを有する 半導体装置の製造方法の第6工程を示す機略断面図でめ る.

【図63】 公報に開示された製造方法の第1工程を示 す概略断面図である。

【図64】 公報に開示された製造方法の第2工程を示

23

26

す概略断面図である。 【図65】 公報に開示された製造方法の第3工程を示

25


す概略断面図である。


\*【符号の説明】

1 シリコン基板、6a、6b ゲート酸化膜、5 ハ


ロゲン、35 窒素。

[図1]







[図2]




[図4]




[図6]






[图8]




[図9]




[図10]




[図]1]




[図12]




[図14]




[図16]



[図18]




[図20]




[図25]




[図13]




[図15]




[図17]




[図19]





[図21]





[図28]































[図43]


[図11]




[図45]




[図16]




[図17]




[图48]




[図49]




[図50]




[网51]




[図52]



[図53]





フロントページの続き

F ターム(参考) 5F048 AA09 AB01 AB03 AC01 BA01
BB06 BB07 BB08 BB09 BB12
BB16 BB18 BC06 BG06 BG12
BG14 DA20 DA21 DA25
5F083 AD01 AD10 GA28 JA07 JA33
JA35 JA39 JA53 NA01 PR14
PR39 PR40 ZA07 ZA12